IP（IntellectualProperty）内核模块是一种预先设计好的甚至已经过验证的具有某种确定功能的集成电路、器件或部件。供芯片设计人员装配或集成选用。
常用的IP内核模块有各种不同的CPU(32/64位CISC/RISC结构的CPU或8/16位微控制器/单片机，如8051等)、32/64位DSP（如320C30）、DRAM、SRAM、EEPROM、Flashmemory、A/D、D/A、MPEG/JPEG、USB、PCI、标准接口、网络单元、编译器、编码/解码器和模拟器件模块等。丰富的IP内核模块库为快速地设计专用集成电路和单片系统以及尽快占领市场提供了基本保证。
IP内核模块有3种不同形式：软IP核(softIPcore)、固IP核(firmIPcore)和硬IP核(hardIPcore)。
1．软IP核
软IP核主要是基于IP模块功能的描述。它在抽象的较高层次上对IP的功能进行描述，并且已经过行为级设计优化和功能验证。它通常以HDL文档的形式提交给用户，文档中一般包括逻辑描述、网表，以及一些可以用于测试，但不能物理实现的文件。使用软IP，用户可以综合出正确的门电路级网表，进行后续结构设计，并借助EDA综合工具与其他外部逻辑电路结合成一体，设计出需要的器件。虽然，软IP的灵活性大，可移植性好，但同硬IP相比，因为它不含有任何具体的物理信息，所以如果后续设计不当，很可能导致设计失败。另外，后续的布局布线工作也将花费大量的时间。
2．硬IP
核硬IP核主要是基于IP模块物理结构的描述。它提供给用户的形式是电路物理结构掩模版图和全套工艺文件，是可以拿来就用的全套技术。其优点为，完成了全部的前端和后端设计，已有固定的电路布局局和具体工艺，可以确保性能，并缩短SoC的设计时间。但因为其电路布局和工艺是固定的，同时也导致了灵活性较差，难以移植到不同的加工工艺。
3．固IP核
固IP核主要是基于IP模块结构的描述，可以理解为介于硬IP和软IP之间的IP核。固IP一般以门电路级网表和对应具体工艺网表的混合形式提交用户使用。以便用户根据需要进行修改，使它适合某种可实现的工艺流程。近年来电子产品的更新换代周期不断缩短，而系统芯片的复杂程度却在增长，为了缓和这一矛盾，SoC设计普遍采用基于IP模块的设计方法。因为IP模块是预先设计好的，并通过了验证，设计者可以把注意力集中于整个系统，而不必考虑各个模块的正确性和性能，这除了能缩短SoC芯片设计的时间外，还能降低设计和制造成本，提高可靠性。IP重用技术使芯片设计从以硬件为中心，逐渐转向以软件为中心，从门级的设计，转向IP模块和IP接口级的设计。
理论上，IP模块的出现可以减少研发成本，降低研发时间，可适度节省成本。不过，在实际应用中，由于芯片结构的复杂性增强，也有可能导致测试成本增加，及生产成品率下降。虽然，使用基于IP模块的设计方法可以简化系统设计，缩短设计时间，但随着SoC复杂性的提高和设计周期的进一步缩短，也为IP模块的重用带来了许多问题：
(1)要将IP模块集成到SoC中，要求设计者完全理解复杂IP模块的功能、接口和电气特性，如微处理器、存储器控制器、总线仲裁器等。
(2)随着系统的复杂性的提高，要得到完全吻合的时序也越来越困难。即使每个IP模块的布局是预先定义的，但把它们集成在一起仍会产生一些不可预见的问题，如噪声，这些对系统的性能有很大的影响。IP模块的标准化可以在一定程度上解决上述问题。过去，各个芯片设计公司、IP厂商和EDA公司以自己内部的规范作为设计标准，但随着SoC设计的中心向用户端的转移，IP模块的广泛使用，以及越来越多EDA工具的出现，这些内部标准已经无法适应SoC设计的需要。
为了解决IP模块的接口和通信协议问题，SoC的主要供应商开发了自己的SoC片上总线结构标准，如IBM的CoreConnect和ARM的AMBA，这些总线结构通常与一个处理器体系结构相关联，如PowerPC或ARM。对公共通信原理、公共设计格式以及设计质量测量和保证的统一方法的需求推动了SoC标准化的发展。所以，国际上出现了多个类似VSIA这样的SoC标准化组织，VSIA于1996年成立，目前有200多个成员，其目标是建立统一的系统级芯片业的目标和技术标准，通过规定开放标准，方便不同IP模块的集成。